Tenstorrent lanza la beta de código abierto de Open Chiplet Atlas Harness para diseño modular de chips

Image: Tenstorrent · Source

Tenstorrent ha presentado la beta de código abierto de Open Chiplet Atlas (OCA) Harness, un marco que permite la interoperabilidad en seguridad, arranque, gestión y conectividad de chiplets, reduciendo costes y complejidad en ingeniería.

Tenstorrent ha presentado la versión beta de código abierto de su Open Chiplet Atlas® (OCA) Harness, un marco fundamental diseñado para simplificar el diseño e integración de chiplets. El OCA Harness implementa la arquitectura de interoperabilidad Open Chiplet Atlas, que estandariza cómo interactúan los chiplets de diferentes proveedores en capas de software, sistema, protocolo, transporte y físicas.

La Especificación OCA, desarrollada para promover la compatibilidad entre chiplets de múltiples proveedores, define reglas que permiten que chiplets dispares funcionen juntos sin problemas. El Harness traduce estas especificaciones en una infraestructura hardware reutilizable que aborda funciones esenciales de chiplets incluyendo seguridad, procesos de arranque, gestión del sistema, depuración y pruebas, y conexiones die-to-die.

Adoptando el OCA Harness, los equipos de chiplets pueden reducir significativamente los costos de ingeniería no recurrentes (NRE) y el riesgo de integración, permitiéndoles enfocar recursos en desarrollar la lógica de aplicación única que diferencia sus chiplets. Wei-Han Lien, Arquitecto Jefe de CPU y Senior Fellow en Tenstorrent, enfatizó que esta arquitectura libera a los diseñadores de la dependencia de un único proveedor, mientras que el Harness ofrece un diseño de referencia para facilitar la integración y acelerar los lanzamientos de silicio personalizado.

La versión beta incluye código fuente RTL completo y tres subsistemas centrales de gestión: el Procesador de Seguridad OCA (SEP), que funciona como raíz de confianza del chiplet gestionando arranque seguro, manejo de claves y control del ciclo de vida; el Controlador de Gestión del Sistema OCA (SMC), responsable de la coordinación de reloj, energía, temperatura, reinicio, telemetría y protocolos de arranque/configuración; y Puertos de Depuración y Prueba (DTP) que habilitan acceso uniforme a la depuración entre chiplets incluyendo soporte para JTAG y funcionalidad de activación cruzada OCA.

Además, la Unidad de Gestión del Sistema OCA (SMU) integra estos subsistemas, y la implementación AoU de OCA soporta tráfico AXI4 nativo sobre enlaces die-to-die UCIe entre chiplets. Para facilitar el desarrollo temprano, el paquete incluye una plataforma virtual C++/SystemC que permite el desarrollo de firmware antes de la simulación RTL o disponibilidad del silicio real.

Varios socios del ecosistema contribuyeron a este esfuerzo. BOS Semiconductors proporcionó el RTL original AXI sobre UCIe, y lowRISC apoyó la apertura del Harness. Las contribuciones continúan con VNChip Labs, que destacó el papel del marco en reducir riesgos y acelerar el tiempo al silicio, y Signaloid, que señaló que el Harness facilita la integración de su IP de acelerador de cómputo en sistemas diversos.

Tenstorrent diseñó esta versión beta para adoptores tempranos, integradores y colaboradores, con un lanzamiento oficial completo previsto para enero de 2027. El OCA Harness está disponible en GitHub, acompañado de documentación detallada que incluye guías, registros, estado de verificación y notas de aplicación para apoyar a desarrolladores en la construcción de chiplets interoperables bajo licencia abierta Apache 2.0.

Este lanzamiento representa un paso importante hacia el establecimiento de una infraestructura abierta y neutral de proveedores para el diseño modular de silicio, prometiendo reducir barreras e impulsar la innovación dentro del ecosistema chiplet.